隨著半導(dǎo)體技術(shù)的不斷發(fā)展，先進(jìn)封裝作為后摩爾時代全球集成電路的重要發(fā)展趨勢，正日益受到廣泛關(guān)注。封裝技術(shù)的演進(jìn)對基礎(chǔ)材料提出了更高要求，其中高性能銅箔作為關(guān)鍵導(dǎo)電介質(zhì)，在重新布線層（RDL）、凸點制造等環(huán)節(jié)的重要性日益凸顯。受益于AI、服務(wù)器、數(shù)據(jù)中心、汽車電子等下游強勁需求，半導(dǎo)體封裝朝著多功能、小型化、便攜式的方向發(fā)展，先進(jìn)封裝市場有望加速滲透。據(jù)Yole的數(shù)據(jù)，全球先進(jìn)封裝市場規(guī)模預(yù)計將從2023年的378億美元增長至2029年的695億美元，復(fù)合年增長率達(dá)到10.7%。

一、封裝技術(shù)迭代

傳統(tǒng)封裝首先將晶圓切割成芯片，然后對芯片進(jìn)行封裝；而晶圓級封裝則是先在晶圓上進(jìn)行部分或全部封裝，之后再將其切割成單件。晶圓級封裝方法能夠進(jìn)一步細(xì)分為以下四種不同類型：其一，晶圓級芯片封裝（WLCSP），能夠直接在晶圓的頂部形成導(dǎo)線和錫球（Solder Balls），且無需基板。其二，重新分配層（RDL），運用晶圓級工藝對芯片上的焊盤位置進(jìn)行重新排列，焊盤與外部通過電氣連接的方式相連接。其三，倒片（Flip Chip）封裝，在晶圓上形成焊接凸點，以此來完成封裝工藝。其四，硅通孔（TSV）封裝，借助硅通孔技術(shù)，在堆疊芯片的內(nèi)部實現(xiàn)內(nèi)部連接。

1.晶圓級封裝（WLP）

晶圓級封裝（Wafer Level Packaging, WLP）是一種前沿的半導(dǎo)體封裝技術(shù)。與傳統(tǒng)封裝方法不同，WLP在晶圓制造階段即對芯片進(jìn)行封裝，而非切割成單個單元后進(jìn)行。這一創(chuàng)新方式使得晶圓上的芯片能夠先進(jìn)行測試和封裝，隨后再切割成獨立個體，從而大幅度提升了生產(chǎn)效率和封裝密度。

扇入型的錫球均位于芯片表面，而扇出型則可延伸至芯片外。扇入型需在封裝后才切割晶圓，扇出型則先切割再封裝，芯片排列在載體上重塑為晶圓，之后取出晶圓進(jìn)行級處理并切割成單元。扇出型不僅保持扇入型的電氣特性，還解決了其無法使用現(xiàn)有封裝測試設(shè)施、錫球陣列過大無法封裝及封裝不良導(dǎo)致的成本增加等。因此扇出型WLCSP近年來應(yīng)用日益廣泛。

2.重新分配層 (ReDistribution Layer, RDL)

RDL技術(shù)是對晶圓上已有鍵合焊盤進(jìn)行重新布線的工藝，通過增加金屬層來改變焊盤布局。這是一種晶圓級工藝，專為焊盤重排設(shè)計，處理后仍需傳統(tǒng)封裝。客戶若想獨特排列晶圓焊盤，采用RDL技術(shù)比更改晶圓制造更高效。此外，RDL也適用于中心焊盤芯片的堆疊。

3.倒片封裝 (Flip Chip)

倒片封裝技術(shù)通過將芯片上的凸點翻轉(zhuǎn)并安裝于基板等封裝體上，實現(xiàn)芯片與板的電氣連接。此技術(shù)已很大程度上取代傳統(tǒng)引線鍵合，原因有二：

（1）引線鍵合對輸入/輸出（I/O）引腳數(shù)量和位置有限制，而倒片封裝無此限制；

（2）倒片封裝的電信號傳輸路徑更短。